Previous Doc

Next Doc First Hit Go to Doc#

COUNTRY

COUNTRY

Generate Collection

L1: Entry 18 of 237

File: JPAB

Oct 17, 2003

PUB-NO: JP02003298392A

DOCUMENT-IDENTIFIER: JP 2003298392 A TITLE: FILTER CHIP AND FILTER DEVICE

PUBN-DATE: October 17, 2003

INVENTOR-INFORMATION:

NAME

KIMACHI, REI

NISHIHARA, TOKIHIRO SAKASHITA, TAKESHI YOKOYAMA, TAKESHI

MIYASHITA, TSUTOMU

ASSIGNEE-INFORMATION:

NAME

FUJITSU MEDIA DEVICE KK

FUJITSU LTD

APPL-NO: JP2002097083 APPL-DATE: March 29, 2002

INT-CL (IPC): $\underline{H03} \ \underline{H} \ \underline{9/64}$; $\underline{H03} \ \underline{H} \ \underline{9/25}$

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a $\underline{\text{filter}}$ chip capable of obtaining a high suppression effect for out-of-pass-band frequencies, even if connection is performed by a connection member having a comparatively smaller inductance component.

SOLUTION: The <u>filter</u> chip, in which a plurality of series resonators (201-216) arranged in series arms of a <u>ladder</u> structure and a plurality of <u>parallel</u> resonators (211-216) arranged in the series arms of a <u>ladder</u> structure, has a common line section (15) to which first electrodes (13) connected to two or more <u>parallel</u> resonators among the <u>parallel</u> resonators (211-216) and second electrodes (14) different from the electrodes (13).

COPYRIGHT: (C) 2004, JPO

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-298392 (P2003-298392A)

(43)公開日 平成15年10月17日(2003.10.17)

(51) Int.CL'

識別記号

ΡI

テーマコート*(参考)

H03H 9/64

9/25

H03H 9/64

5 J O 9 7

9/25

審査請求 未請求 請求項の数21 OL (全 16 頁)

(21)出顧番号

特願2002-97083(P2002-97083)

(22)出廣日

平成14年3月29日(2002.3.29)

(71)出版人 398067270

富士通メディアデバイス株式会社

神奈川県横浜市港北区新横浜二丁目3番地

12

(71)出顧人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

(74)代理人 100087480

弁理士 片山 修平


最終頁に続く

(54) 【発明の名称】 フィルタチップ及びフィルタ装置

(57)【要約】

【課題】本発明の課題は、比較的小さいインダクタンス 成分の接続部材にて外部配線部との接続を行っても通過 周波数帯域外の周波数に対する高い抑圧効果を得ること のできるフィルタチップを提供することである。

【解決手段】この課題は、梯子型構造の直列腕に配置さ れた複数の直列共振子(201~216)と当該梯子型 構造の並列腕に配置された複数の並列共振子(211~ 216)とを有するフィルタが形成されたフィルタチッ プにおいて、上記複数の並列共振子(211~216) のうち2以上の並列共振子それぞれの上記直列共振子に 接続される第一の電極(13)と異なる第二の電極(1 4) が接続される共通線部(15)を有するフィルタチ ップにて達成できる。



【特許請求の範囲】

【請求項1】梯子型構造の直列腕に配置された複数の直列共振子と当該梯子型構造の並列腕に配置された複数の並列共振子とを有するフィルタが形成されたフィルタチップにおいて、

1

上記複数の並列共振子のうち2以上の並列共振子それぞれの上記直列共振子に接続される第一の電極と異なる第二の電極が接続される共通線部を有することを特徴とするフィルタチップ。

【請求項2】請求項1記載のフィルタチップにおいて、 上記共通線部に上記複数の並列共振子全ての第二の電極 が接続される構造となることを特徴とするフィルタチップ。

【請求項3】請求項1または2記載のフィルタチップに おいて、

上記共通線部は環状に形成されたことを特徴とするフィルタチップ。

【請求項4】請求項3記載のフィルタチップにおいて、 上記共通線部は、上記複数の直列共振子の全てと上記複 数の並列共振子の全てを囲むように形成されたことを特 20 徴とするフィルタチップ。

【請求項5】請求項1乃至4いずれか記載のフィルタチップにおいて、

上記共通線部は、導電性薄膜にて形成されたことを特徴 とするフィルタチップ。

【請求項6】請求項5記載のフィルタチップにおいて、 上記共通線部上に形成される導電層を有することを特徴 とするフィルタチップ。

【請求項7】請求項1乃至6いずれか記載のフィルタチップにおいて、

上記共通線部は、上記並列共振子の第二の電極と同一材料で一体的に形成されたことを特徴とするフィルタチップ。

【請求項8】請求項7記載のフィルタチップにおいて、 上記共通線部がその所定端縁から各並列共振子の第二の 電極に向かって延びる延長部を有する構造となることを 特徴とするフィルタチップ。

【請求項9】請求項7記載のフィルタチップにおいて、 上記共通線部の所定端縁から直接各並列共振子の第二の 電極に続く構造となることを特徴とするフィルタチッ プ。

【請求項10】請求項1乃至9いずれか記載のフィルタ チップにおいて、

上記複数の直列共振子は、信号が入力すべき入力電極部から信号が出力すべき出力電極部に向けて1列に配置され、

上記複数の並列共振子は上記直列共振子に並んで1列に 配置され、各並列共振子の第一の電極がいずれかの直列 共振子の電極と一体的に形成されたことを特徴とするフィルタチップ。 【請求項11】請求項10記載のフィルタチップにおい て、

上記共通線部は、上記複数の直列共振子の全てと、上記 複数の並列共振子の全てと、上記入力電極部と、上記出 力電極部を囲むような環状の形状を有することを特徴と するフィルタチップ。

【請求項12】請求項1乃至11いずれか記載のフィルタチップにおいて、

複数の直列共振子及び複数の並列共振子のそれぞれは圧 10 電薄膜共振子であることを特徴とするフィルタチップ。 【請求項13】請求項12記載のフィルタチップにおい て、

上記共通線部は、並列共振子の第二の電極が形成される 薄膜層と同じ薄膜層にて形成されることを特徴とするフィルタチップ。

【請求項14】請求項13記載のフィルタチップにおい て、

基板と、

該基板上に形成された積層体を有し、

30 該積層体は、各並列共振子の第一の電極を含む層、第二の電極を含む層を有し、上記共通線部は、上記各並列共振子の第二の電極を含む層により形成されることを特徴とするフィルタチップ。

【請求項15】請求項14記載のフィルタチップにおいて、

各並列共振子の第二の電極を含む層が基板からみて第一 の電極を含む層より下側になることを特徴とするフィル タチップ。

【請求項16】請求項14記載のフィルタチップにおい 30 て、

各並列共振子の第二の電極を含む層が基板からみてその 第一の電極を含む層より上側になることを特徴とするフィルタチップ。

【請求項17】請求項1乃至11いずれか記載のフィルタチップにおいて、

複数の直列共振子及び複数の並列共振子のそれぞれは弾性表面波共振子であることを特徴とするフィルタチッ

【請求項18】請求項1乃至17記載のフィルタチップ 40 において、

上記複数の直列共振子及び上記複数の並列共振子にて構成されるフィルタは、バンドパスフィルタであるフことを特徴とするィルタチップ。

【請求項19】グランド端子に接続されたパッドを有するパッケージと、

該バッケージ内に収容された請求項1乃至17いずれか 記載のフィルタチップと、

該フィルタチップの共通線部を上記パッケージのグランドに接続されたパッドに接続する接続部材とを有するこ 50 とを特徴とするフィルタ装置。

【請求項20】請求項19記載のフィルタ装置におい て

上記接続部がバンプとなることを特徴とするフィルタ装置。

【請求項21】梯子型構造の直列腕に配置された複数の 直列共振子と当該梯子型構造の並列腕に配置された複数 の並列共振子とを有するフィルタが形成されたフィルタ チップにおいて、

上記複数の並列共振子のうち少なくとも1つの並列共振子の上記直列共振子に接続される第一の電極と異なる第二の電極が接続される配線部を有し、該配線部は、環状に形成されていることを特徴とするフィルタチップ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フィルタチップに 係り、詳しくは、複数の共振器を梯子型に組み合わせた 構造のフィルタが構成されるチップ(フィルタチップ) 及び該フィルタチップを備えたフィルタ装置に関する。 【0002】

【従来の技術】携帯電話機などの小型移動体無線機器の高周波処理部(RF部)に用いられるバンドパスフィルタにおいては、通過周波数帯域外の周波数に対する抑圧度が20~40dB以上と高い特性が必要とされている。従来、そのようなバンドパスフィルタとして複数の弾性表面波共振器を梯子型に組み合わせた構造となるフィルタが主に用いられている。このように複数の共振器を梯子型に組み合わせた構造となるバンドパスフィルタの通過周波数帯域外の周波数に対する抑圧効果を高めるための手法が種々提案されている。

【0003】その手法として、例えば、梯子内における 30 共振器の段数を増す手法、梯子内における直列腕に配置 される共振器の静電容量Csと並列腕に配置される共振器の静電容量Cpとの比Cp/Csを大きくする手法などがある。しかしながら、これらの手法では通過周波数帯域における信号損失も大きくなってしまう。

【0004】そこで、通過周波数帯域における信号損失の増加を抑えつつ通過周波数帯域外の周波数に対する抑圧効果を高める手法として、梯子内の並列腕に配置される共振器にインダクタンスを直列に付加することが提案されている。具体的には、チップ上に梯子型に形成されなた複数の共振器のうち並列腕に配置された各共振器のグランド用電極とパッケージ側のグランド用パッドとの間がワイヤ(インダクタンス成分)にて接続される(例えば、特開平5-183380号)。

[0005]

【発明が解決しようとする課題】しかし、上記のようにフィルタチップとパッケージとの間の接続部材にてインダクタンスを稼ぐようにした構造では、例えば、ワイヤに比べてインダクタンス成分の小さいバンプを外部との接続部材として利用するフリップチップでは、パッケー 50

4 ジに実装した際に通過周波数帯域外の周波数に対する十 分な抑圧効果を期待することができない。

【0006】そこで、本発明の課題は、比較的小さいインダクタンス成分の接続部材にて外部配線部との接続を行っても通過周波数帯域外の周波数に対する高い抑圧効果を得ることのできるフィルタチップを提供することである。

[0007]

【課題を解決するための手段】上記課題を解決するた 10 め、本発明は、請求項1に記載されるように、梯子型構造の直列腕に配置された複数の直列共振子と当該梯子型構造の並列腕に配置された複数の並列共振子とを有するフィルタが形成されたフィルタチップにおいて、上記複数の並列共振子のうち2以上の並列共振子それぞれの上記直列共振子に接続される第一の電極と異なる第二の電極が接続される共通線部を有するように構成される。

【0008】このような構成のフィルタチップでは、上記共通線部を外部のグランド端子に接続することができる。この場合、共通線部でのインダクタンス成分と、当該共通線部と外部のグランド端子とを接続する接続部材のインダクタンス成分とが重畳された状態でフィルタ動作がなされるようになる。

【0009】より多くの並列共振子の第二の電極が上記 共通線部に接続されることが好ましい。より好ましく は、請求項2に記載されるように、上記共通線部に上記 複数の並列共振子全ての第二の電極が接続されるように 構成することができる。

【0010】また、上記共通線部は、請求項3に記載されるように、環状に形成することができ、更に、請求項4に記載されるように、上記複数の直列共振子の全てと上記複数の並列共振子の全てを囲むように形成することができる。

【0011】また、配線抵抗を改善することができるという観点から、請求項6に記載されるように、導電性薄膜にて形成された共通線部上に形成される導電層を有するように構成することができる。

【0012】製造工程が簡略化できるという観点から、 請求項7に記載されるように、上記共通線部は、上記並 列共振子の第二の電極と同一材料で一体的に形成するこ とができる。

【0013】更に、フィルタの特性を改善できるという 観点から、本発明は、請求項8に記載されるように、上 記フィルタチップにおいて、上記共通線部がその所定端 縁から各並列共振子の第二の電極に向かって延びる延長 部を有する構造とすることができる。

【0014】また、フィルタの特性が改善できると共に、フィルタチップのサイズをできるだけ小さくできるという観点から、本発明は、請求項9に記載されるように、上記フィルタチップにおいて、上記共通線部の所定端縁から直接各並列共振子の第二の電極に続く構造とす

ることができる。

【0015】また、本発明は、請求項12に記載される ように、上記各フィルタチップにおいて、複数の直列共 振子及び複数の並列共振子のそれぞれは圧電薄膜共振子 とすることができる。

【0016】この場合、請求項13に記載されるよう に、上記共通線部は、並列共振子の第二の電極が形成さ れる薄膜層と同じ薄膜層にて形成することができる。

【0017】更に、具体的には、本発明は、請求項14 板と、該基板上に形成された積層体を有し、該積層体 は、各並列共振子の第一の電極を含む層、第二の電極を 含む層を有し、上記共通線部は、上記各並列共振子の第 二の電極を含む層により形成されるように構成すること ができる。

【0018】また、この場合、各並列共振子の第二の電 極を含む層は、請求項15に記載されるように、その第 一の電極を含む層より基板に近い構造であっても、請求 項16に記載されるように、その第一の電極を含む層よ り基板から離れている構造であってもよい。

【0019】複数の直列共振子及び複数の並列共振子の それぞれは、請求項17に記載されるように、弾性表面 波共振子とすることができる。

【0020】上述したようなフィルタチップを備えた本 発明に係るフィルタ装置は、請求項19に記載されるよ うに、グランド端子に接続されたパッドを有するパッケ ージと、該パッケージ内に収容された上述したいずれか のフィルタチップと、該フィルタチップの共通線部を上 記パッケージのグランドに接続されたパッドに接続する 接続部材とを有するように構成される。

[0021]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

【0022】本発明の実施の形態に係るフィルタチップ 内に構成されるフィルタは、例えば、図1に示すような 回路構成となる。このフィルタは所定の通過周波数帯域 を有するバンドパスフィルタである。

【0023】図1において、このフィルタは、複数の共 振器が梯子型に組み合わせられており、その直列腕に配 置された共振器(以下、適宜、直列共振器)201、2 40 02、203、204、205及び206と、各並列腕 に配置された共振器(以下、適宜、並列共振器)21 1、212、213、214、215及び216とを備 えている。各並列共振器211~216は、直列腕内の 信号線路と共通線路との間に並列的に接続される。

【0024】このようなフィルタは、各並列共振器21 1~216が接続される共通線路がグランド (GND) に 直接または適当なインダクタンス素子を介して接続され た状態で使用される。この状態で、直列腕の一端に配置 された共振器201に信号が入力 (IN) されたときに当 50 【0031】各並列共振子211~216の上部電極部

該直列腕の他端に配置された共振器206から周波数調 整のなされた出力信号(OUT)が得られる。

【0025】上記のような回路構成のフィルタが構成さ れるフィルタチップは、例えば、図2及び図3に示すよ うな構造となる(本発明の第一の実施の形態)。このフ ィルタチップでは、各共振器が圧電薄膜共振器として構 成される。なお、図2は当該フィルタチップの平面図で あり、図3は図2におけるA-A'断面図である。

【0026】図2及び図3において、Si (シリコン)基 に記載されるように、上記フィルタチップにおいて、基 10 板100上に複数の直列共振子(直列共振器の振動子部 分で参照番号201~206で表す)及び複数の並列共 振子(並列共振器の振動子部分で参照番号211~21 6で表す)が形成される。各共振子(圧電膜共振子) は、上部電極部、下部電極部、及びそれらに挟まれる圧 電膜部により構成される。

> 【0027】Si基板100上に下部電極膜が設けられ、 その下部電極膜によって、信号が入力する入力電極部1 1、信号が出力する出力電極部12、各共振子の下部電 極部及び共通線部15が形成される。特に図3に示すよ うに、下部電極部13、圧電膜部31及び上部電極23 の当該下部電極部13に対向する部分23aによって直 列共振子206が形成される。また、下部電極部14、 圧電膜部31及び上部電極23の当該下部電極部14に 対向した部分23bによって並列共振子216が形成さ

【0028】また、上部電極21は、直列共振子20 1、202及び並列共振子211、212の4つの共振 子の上部電極部を構成する。同様に、上部電極22は、 直列共振子203、204及び並列共振子213、21 30 4の4つの共振子の上部電極部構成し、更に、上部電極 23は、直列共振子205、206及び並列共振子21 5、216の4つの共振子の上部電極部 (図3に示す2 3a、23bを含む)を構成する。直列共振子201の 下部電極は入力電極部11と一体となり、直列共振子2 06の下部電極部 (図3の参照番号13で示される) は 出力電極部12と一体となっている。また、直列共振子 202及び203の下部電極部は一体となり、直列共振 子204及び205の下部電極部も一体となっている。 【0029】上記のような上部電極部及び下部電極部の 構成により図1に示すような梯子型の回路構成となるバ ンドパスフィルタが当該フィルタチップ内に形成され

【0030】また、上記下部電極膜によって形成される 共通線部15は、各並列共振子211~216の下部電 極部(例えば、図3に示す下部電極部14)と一体とな っている。そして、この共通線部15はSi基板100上 において環状に形成され、各共振子201~206、2 11~216、入力電極部11及び出力電極部12を囲 んでいる。

(例えば、図3に示す上部電極部23b)上には周波数 調整用のパターン部25が設けられている。Si基板10 0には、各直列共振子の下部電極部(例えば、図3に示 す下部電極部13)が形成された面と逆の面から当該下 部電極部に達するように断面矩形状(一辺の長さがL

1)の空隙101が形成される。また、同様に、Si基板100には、各並列共振子の下部電極部(例えば、図3に示す下部電極部14)が形成された面と逆の面から当該下部電極部に達するように断面矩形状(一辺の長さがし2)の空隙102が形成されている。

【0032】即ち、Si基板100には、各直列共振子の直下に空隙101が形成されると共に各並列共振子の直下に空隙102が形成される。2つの直列共振子の直下に形成された空隙101、101の境界部及び直列共振子と並列共振子のそれぞれの直下に形成された空隙101及び空隙102の境界部にはそれぞれ同じ厚さ(L3)の隔壁103(厚さL3)が形成される。各共振子と上記のような空隙を有するSi基板100の構造により有効な共振器が構成される。

【0033】上記各直列共振子201~206の直下に 20 形成された空隙101、上記各並列共振子211~21 6の直下に形成された空隙102及び各隔壁103の物理的な形状は、上記周波数調整用のパターン部25と共に、当該フィルタ(バンドパスフィルタ)の周波数特性に影響を与える。

【0034】上記共通線部15の幅は、例えば、300 μmに、空隙101の一辺の長さL1は、例えば、65 μmに、空隙102の一辺の長さL2は、例えば、50 μmに、隔壁103の厚さL3は、例えば、20μmにそれぞれ設定される。

【0035】上記のようなフィルタチップは、図4乃至図10に示す工程に従って製造される。

【0036】まず、図4に示すように、300μm厚の (111)カットのSi基板100上にスパッタリング法によりモリブデン(Mo:膜厚100nm)及びアルミニウム (A1:膜厚50nm)の積層導電性薄膜が下部電極膜10 として成膜される。次いで、この下部電極膜10がフォトリソ及びウェットエッチングまたはドライエッチングにより所定の形状にパターニングされ、図5に示すように、Si基板100上に共通線部15、各共振子の下部電 40 極部(13、14等)が形成される。なお、入力電極部 11及び出力電極部12もこの下部電極膜のパターニングにて形成される。

【0037】このように下部電極膜10のパターニングが終了すると、図6に示すように、スパッタリング法により窒化アルミニウム(AIN:膜厚500mm)の膜が圧電膜30として上記Si基板100及びパターニングされた下部電極膜を覆うように成膜され、更に、その圧電膜30上にモリブデン(Mo:膜厚100mm)の導電性薄膜がスパッタリング法により上部電極膜として成膜され

る。その後、図7に示すように、上部電極膜20の所定位置にアルミニウム (Al:膜厚50mm) の膜がフォトリソ法により周波数調整用のパターン部25として形成される。

8

【0038】上記上部電極膜10は、図8に示すように、フォトリソとウェットエッチングまたはドライエッチングによりパターニングされ、上部電極部(23)が形成される。上記圧電膜30もまた、図9に示すように、フォトリソとウェットエッチングまたはドライエッ10 チングによりパターニングされる。下部電極部(13)に対向する部分(23)の当該下部電極部(13)に対向する部分(23a)、及びそれらに挟まれた圧電膜部31により1つの直列共振子が構成され、上部電極部(23)の周波数調整用のパターン部25直下の部分23b、それに対向する下部電極部14、及びそれらに挟まれる圧電膜部31により1つの並列共振子が構成される。

【0039】その後、Si基板100の各下部電極(13、14等)が形成された面と逆の面にフォトリソにより各下部電極部(13、14等)に対応したレジストパターンが形成される。そして、そのレジストパターンが形成されたSi基板100の面に対してドライエッチングまたはウェットエッチングを行うことによって、図10に示すように、各下部電極部(13、14等)の直下のSi基板100内に隔壁103にて区分けされた断面矩形状の空隙101、102が形成される。

【0040】上述した工程に従って製造されるフィルタチップに形成される電極膜(下部電極膜10及び上部電極膜)は、抵抗が低く音響インピーダンスの高い材料が30 好ましく、上記モリブデン(Mo)とアルミニウム(Al)の積層膜やモリブデン(Mo)の単層膜に限らず、他の導電性材料を用いることができる。更に、圧電膜30の材料は窒化アルミニウム(AlN)に限らず、ZnO、PZT(チタン酸ジルコン酸鉛)、PbTiOs(チタン酸鉛)を用いることもできる。上部電極部に更に周波数調整用あるいは保護用の別の薄膜を形成してもよい。また、各共振子の物理的な形状は、前述した第一の実施の形態に係るフィルタチップでは、全て正方形(L1×L1、L2×L2)であったが、長方形、楕円、円あるいはその他任意40の形状とすることも可能である。

【0041】上記本発明の第一の実施の形態では、各並列共振子211~216の下部電極部(例えば、図3に示す下部電極部14)に一体的となる共通線部15は環状に形成されている。これに対して、本発明の第二の実施の形態に係るフィルタチップでは、図11に示すように、下部電極膜から形成される各並列共振子211~216の下部電極部と一体となる共通線部16は長方形状となる。なお、この第二の実施の形態に係るフィルタチップの構造は、この共通線部16の構造以外は、前述し50た第一の実施の形態に係るフィルタチップの構造と同じ

である。また、この図11に示すフィルタチップは、図 4乃至図10に示す工程と同様の工程にて製造すること が可能である。そして、図5に示す下部電極膜10のパ ターニングの際に当該長方形状となる共通線部16が形 成される。

【0042】上記第一の実施の形態に係るフィルタチッ プ (バンドパスフィルタ) における共通線部15を外部 接地した状態で入力電極部11から信号を入力した際の 通過周波数特性は図12における(a)に示すようにな った。また、上記第二の実施の形態に係るフィルタチッ プ (バンドパスフィルタ) における共通線部16を外部 接地した状態で入力電極部11から信号を入力した際の 通過周波数特性は図12における(b)に示すようにな った。これらの通過周波数特性を比較するに、各並列共 振子211~216の下部電極部と一体的に形成される 共通線部15の形状を環状にすることにより、最小挿入 損失を劣化させずに通過周波数帯域外の周波数に対する 抑圧効果をより高めることができた。

【0043】次に、複数の共振器を梯子型に組み合わせ て構成されたバンドパスフィルタの各並列共振器をイン 20 ダクタンス素子を介して接地することによる通過周波数 帯域外の周波数に対する抑圧効果の改善について検討す る。

【0044】上記第二の実施の形態(図11参照)に係 るフィルタチップのように全ての並列共振子を当該フィ ルタチップ内の共通線部16に接続し、その共通線部1 6を外部のグランド端子にインダクタンス素子を介して 接続した場合の回路構成は図13に示すようになる。図 13に示す各並列共振器211~216に接続されるイ ンダクタンス素子220の値を

- (a) OnH(インダクタンス素子220を接続しない)
- (b) 0. 02nH
- (c) 0. 04nH
- (d) 0. 06nH

のように変化させた場合の通過周波数特性のシミュレー ション結果が図14に示される。

【0045】このシミュレーション結果から、並列共振 器211~216に接続されるインダクタンス素子22 0の値を大きくするに従って通過周波数帯域外の周波数 に対する抑圧効果が改善されることが判る。

【0046】また、フィルタチップ内に構成される各並 列共振子を2つずつ共通線部に接続し、共通線部のそれ ぞれを外部のグランド端子にインダクタンス素子を介し て接続した場合の回路構成は図15に示すようになる。 この場合、並列共振器211及び212がインダクタン ス素子221aを介して、並列共振器213及び214 がインダクタンス素子221bを介して、更に、並列共 振器215及び216がインダクタンス素子221cを 介してそれぞれ外部のグランド端子に接続される。上記 同じ値にして、その値を

- (a) OnH(インダクタンス素子を接続しない)
- (b) 0. 3nH
- (c) 0. 6nH
- (d) 0. 9nH

のように変化させた場合の通過周波数特性のシミュレー ション結果が図16に示される。

10

【0047】この場合も、上記シミュレーション結果か ら、各並列共振器に接続されるインダクタンス素子22 1a、221b、221cの値を大きくするに従って通 過周波数帯域外の周波数に対する抑制度が改善されるこ とが判る。

【0048】更に、フィルタチップ内に構成される各並 列共振子を外部のグランド端子に個々的にインダクタン ス素子を介して接続した場合の回路構成は図17に示す ようになる(従来技術)。この場合、並列共振器211 がインダクタンス素子222aを介して、並列共振器2 12がインダクタンス素子222bを介して、並列共振 器213がインダクタンス素子222cを介して、並列 共振器214がインダクタンス素子222dを介して、 並列共振器215がインダクタンス素子222eを介し て、また、並列共振器216がインダクタンス素子22 2 f を介してそれぞれ外部のグランド端子に接続され る。上記各インダクタンス素子222a~22fを同 じ値にして、その値を

- (a) OnH (インダクタンス素子を接続しない)
- (b) 0. 6nH
- (c) 1. 2nH
- (d) 1.8nH
- 30 のように変化させた場合の通過周波数特性のシミュレー ション結果が図18に示される。

【0049】この場合も、上記シミュレーション結果か ら、各並列共振器に接続されるインダクタンス素子22 2a~222fの値を大きくするに従って通過周波数帯 域外の周波数に対する抑圧効果が改善されることが判

【0050】上記各シミュレーション結果(図14、図 16、図18)を比較するに、共通的にインダクタンス 素子に接続すべき並列共振器の数が多くなるほど、その 40 インダクタンス素子の値が小さくても通過周波数帯域外 の周波数に対する抑圧効果の改善を図ることができる。 【0051】具体的には、フィルタチップ内において並 列共振子を2つずつ共通線部に接続し、その共通線部を 外部のグランド端子にインダクタンス素子を介して接続 する場合 (図15、図16参照) は、並列共振子を個々 的に外部のグランド端子にインダクタンス素子を介して 接続する場合(図17、図18参照)に比べて、そのイ ンダクタンス素子の値が約半分であっても同程度の通過 周波数帯域外の周波数に対する抑圧度を得ることができ 各インダクタンス素子221a、221b、221cを 50 る。また、フィルタチップ内において全ての並列共振子

を共通線部15に接続し、その共通線部を外部のグランド端子にインダクタンス素子を介して接続する場合(図13、図14参照)、並列共振子を個々的に外部のグランド端子に0.6nHのインダクタンス素子を介して接続する場合(図17、図18参照)及び並列共振子を2つずつ共通線部に接続し、その共通線部を外部のグランド端子に0.3nHのインダクタンス素子を介して接続する場合(図15、図16参照)と同程度の抑圧効果を0.04nH(約10分の1)のインダクタンス素子にて通過周波数帯域の高周波側における信号損失を大きくするこ10となく得ることができる。

【0052】以上の考察から、フィルタチップ内におい て複数の並列共振子をまとめて共通線部に接続しておく ことは、そのフィルタチップ内に構成されるバンドパス フィルタの通過周波数帯域外の周波数に対するより高い 抑圧効果を得るために有利であることが判る。即ち、通 過周波数帯域外の周波数に対する所定の抑圧効果を得る ために、フィルタチップに接続すべきインダクタンス成 分をより小さくすることができる。また、フィルタチッ プに対して所定のインダクタンス成分を接続する場合に 20 は、通過周波数帯域外の周波数に対するより高い抑圧効 果を得ることができる。特に、図10に示すように、フ ィルタチップ内において全ての並列共振子をまとめて単 一の共通線部16に接続しておくことが好ましく(図1 3乃至図18参照)、更に、図2及び図3に示すように その共通線部15を環状に形成することがより好ましい (図12参照)。

【0053】更に、図2及び図3に示すような環状の共通線部15とそれと一体となる各並列共振子211~2 16の下部電極部(例えば、図3に示す下部電極部1 4)との関係について検討する。

【0054】図19に示す例では、各並列共振子211~216の下部電極部が環状の共通線部15に含まれている。この場合のフィルタチップの構造は、共通線部15と各並列共振子211~216の下部電極部との関係以外は、図2及び図3に示すフィルタチップと同様の構造となる。環状の共通線部15の幅は200μ■に設定される。

【0055】図20に示す例では、図2及び図3に示すフィルタチップと同様に、各並列共振子211~216 40が環状の共通線部15とオーバーラップすることなく、当該各並列共振子211~216の下部電極部が共通線部15と一体的に形成される。この場合も環状の共通線部15の幅は200μmに設定される。

【0056】図21に示す例では、環状の共通線部15 に各並列共振子211~216に対応する延長部15a ~15fが形成され、各並列共振子211~216の下 部電極部が対応する延長部を介して当該共通線部15と 一体的に形成される。この場合、各延長部15a~15 fの長さは50μmに設定されると共に、共通線部15 の幅は200μmに設定される。

【0057】図22に示す例では、図21に示す例と同様に、環状の共通線部15に各並列共振子211~216に対応する延長部15a~15fが形成され、各並列共振子211~216の下部電極部が対応する延長部を介して当該共通線部15と一体的に形成される。この場合、各延長部15a~15fの長さは、図21に示す例の2倍となる100μmに設定されると共に、共通線部15の幅は200μmに設定される。

【0058】上記図19に示す構造のフィルタチップ内に構成されるバンドバスフィルタの通過周波数特性は図23に示す(a)のようになり、上記図20に示す構造のフィルタチップ内に構成されるバンドバスフィルタの通過周波数特性は図23に示す(b)のようになり、また、上記図21に示す構造のフィルタチップ内に構成されるバンドパスフィルタの通過周波数特性は図23に示す(c)のようになる。更に、上記図22に示す構造のフィルタチップ内に構成されるバンドパスフィルタの通過周波数特性は図23に示す(d)のようになる。

2 【0059】図23に示すような各通過周波数特性 (a)、(b)、(c)、(d)から、共通線部15の 実質的な環状部分と各並列共振子211~216との距離が大きくなるに従って通過周波数帯域外の周波数に対する抑圧効果が高くなることが判る。従って、各並列共振子211~216と共通線部15の実質的な環状部分との間を適切な長さの延長部で埋めることにより、通過周波数帯域外の周波数に対する所望の抑圧効果を得ることが可能となる。

【0060】しかしながら、共通線部15の実質的な環 30 状部分と各並列共振子211~216との間が大きくな るに伴ってチップ面積が増大し、生産性及び当該チップ の実装面で不利になる。このような観点から、延長部1 5a~15fにて埋めるべき共通線部15の実質的な環 状部分と各並列共振子211~216との間の距離は、 通過周波数特性、生産コスト、チップの実装条件などか ら最適な値に決定される。その距離は生産コスト及びチップの実装条件などを特に考慮すると1mm以下である ことが好ましい。

【0061】なお、上記図21及び図22に示した例で は、共通線部15から延びる延長部15a~15fのそれぞれは並列共振子211~216の一つ一つに対応している。しかし、この延長部の構成はこれに限らず、複数の並列共振子に対して1つの延長部が対応するようにしてもよい。

【0062】次に、第三の実施の形態に係るフィルタチップについて説明する。この第三の実施の形態に係るフィルタチップは、入力電極部、出力電極部、各共振子の上部電極部及び共通線部が上部電極膜により構成される点で、前述した第一の実施の形態(図2、図3参照)及50 び第二の実施の形態(図11参照)と異なる。

【0063】この第三の実施の形態に係るフィルタチップは図24及び図25に示すように構成される。なお、図24は当該フィルタチップの平面図であり、図25は図24におけるA-A'断面図である。

【0064】図24及び図25において、上部電極膜によって、入力電極部111、出力電極部112、各共版子の上部電極部及び共通線部115が形成される。特に図25に示すように、上部電極部128、圧電膜部131及び下部電極の当該上部電極部128に対向する部分113によって直列共振子206が形成される。また、上部電極部146、圧電膜部131及び下部電極の当該上部電極部146に対向した部分114によって並列共振子216が形成される。

【0065】また、直列共振子201の上部電極部12 4は入力電極部111と一体となり、直列共振子206 の上部電極部128は出力電極部112と一体となって いる。上部電極126は2つの直列共振子202及び2 03の上部電極部を構成し、上部電極127も同様に2 つの直列共振子204及び205の上部電極部を構成す る。直列共振子201、202及び並列共振子211、 21-2のそれぞれの下部電極部は一体となっている。直 列共振子203、204及び並列共振子213、214 のそれぞれの下部電極も同様に一体となり、更に、直列 共振子205、206及び並列共振子215、216の それぞれの下部電極も同様に一体となっている。上記上 部電極膜によって形成される共通線部115は、各並列 共振子211~216の上部電極部141、142、1 43、144、145、146と一体となっている。こ の共通線部115は圧電膜部131上において環状に形 成され、各共版子201~206、211~216、入 30 力電極部111及び出力電極部112を囲んでいる。

【0066】上記のような上部電極部及び下部電極部の 構成により図1に示すような梯子型の回路構成となるバ ンドパスフィルタが当該フィルタチップ内に形成され る。

【0067】また、各並列共振子211~216の上部電極部141~146上には、図25に示すように、周波数調整用のパターン部25が設けられている。図2及び図3に示すフィルタチップの場合と同様に、Si基板100の各直列共振子201~206の直下には、断面矩40形状(一辺の長さがL1)の空隙101が形成されると共に、Si基板100の各並列共振子211~216の直下には、断面矩形状(一辺の長さがL2)の空隙102が形成されている。それらの空隙101及び102との境界部及び隣接する2つの直列共振子に対応した空隙101、101との境界部にはそれぞれ同じ厚さ(L3)の隔壁103が形成される。

【0068】この第三の実施の形態に係るフィルタチッ (Au) 及びチタン (Ti) の積層膜) が形プにおいても、前述した第一の実施の形態に係るフィル ような構造により、共通線部115の担タチップ (図2及び図3参照) と同様に、共通線部11 50 フィルタ特性を改善することができる。

5の幅は、例えば、300 μ mに、空隙101 θ 一辺の長さ μ 0 長さ μ 1 に、空隙102 θ 0 長さ μ 2 に、例えば、50 μ 1 に、隔壁103 μ 1 に、例えば、50 μ 1 に、隔壁103 μ 1 に、例えば、20 μ 1 にそれぞれ設定される。

14

【0069】上記フィルタチップでは、上部電極膜から 形成された共通線部115を外部接地させることによ り、前述した第一の実施の形態に係るフィルタチップ (図2及び図3)の場合と同様に、通過周波数帯域外の 周波数に対する抑圧効果の高い特性(図12、図23参 照)を得ることができる。

【0070】なお、上記のような構造のフィルタチップは、前述した第一の実施の形態に係るフィルタチップと同様の工程(図4乃至図10参照)に従って製造することができる。

【0071】更に、本発明の第四の実施の形態に係るフィルタチップについて説明する。この第四の実施の形態に係るフィルタチップは、配線抵抗を低減させてフィルタ特性を改善するものである。

【0072】前述した第一の実施の形態に係るフィルタチップの製造工程(図4乃至図10参照)において、周波数調整用のパターン部、上部電極膜20及び圧電膜30を所望の形状にパターニングした後(図9に示される状態)に、上部電極膜20及び下部電極膜10の共振子が構成される領域を除いた領域の全てまたは一部に、リフトオフ法によって、金(Au:150mm)及びチタン(Ti:200mm)の導電性パターンを形成する。その結果、図26に示すように、下部電極膜から形成される共通線部15の表面にその導電性パターン26が形成される。このように導電性パターン26が共通線部15の表面に形成された後、図10に示すように各共振子に対応した空隙101、102が形成される。

【0073】上記のような導電性パターン26は、フリップチップボンディング用のパンプの形成を可能にするものである。更に、それだけでなく、共振子の特性に影響を及ぼさない配線部分の全てまたは一部(共通線部15を含む)にもその導電性パターン26を形成することで、配線抵抗が低減され、フィルタ特性を改善することができる。

【0074】なお、上記導電性パターン26は、上記金 (Au) とチタン (Ti) の積層膜で形成したが、それに限られず、他の材料を用いた積層膜または単層膜であってもよい。

【0075】更に、前述した第三の実施の形態に係るフィルタチップ(図24及び図25参照)に対して上記と同様の手法にて導電性パターンを形成することが可能である。この場合、図27に示すように、上部電極膜から形成される共通線部115上に導電性パターン27(金(Au)及びチタン(Ti)の積層膜)が形成される。このような構造により、共通線部115の抵抗が低減され、フィルタ特件を改善することができる

【0076】上述した各実施の形態に係るフィルタチップのパッケージへの実装について図28乃至図30を参照して説明する。なお、図29は図28におけるA-A'断面図である。

【0077】図28及び図29に示すように、図2及び図3に示すフィルタチップと同様の構造となるフィルタチップ300の共通線部15、入力電極部11及び出力電極部12上に図26に示すような導電性パターン26が形成されている。そして、共通配線部15の所定位置にバンプ51、52、53、54が形成されると共に、入力電極部11及び出力電極部12にバンプ55及び56が形成される。なお、各バンプの高さは60μmに設定される。

【0078】このような構造のフィルタチップ300 (フリップチップ)が図30に示すようにパッケージ5 00に収容される。このパッケージ500はケース51 0とキャップ520から構成される。ケース510に は、上記フィルタチップ300を当該ケース510の規 定位置にセットした際に上記各バンプ51~56が当接 する位置に引き出し配線用のパッド(511、512 等) が設けられている。フィルタチップ300がケース 510の規定位置にセットされた状態で、各バンプ51 ~56が対応するパッドに熱圧着される。例えば、共通 線部15に形成されたバンプ51及び52は、パッケー ジ500のグランド端子 (図示略) に配線接続される各 パッド511及び512に接合される。これにより、フ ィルタチップ300における並列共振子211~216 の下部電極部は、共通線部15、バンプ51~54及び ケース510におけるパッド511、512等を介して パッケージ500に設けられたグランド端子に電気的に 30 接続される。

【0079】上記のようにしてフィルタチップ300が ケース510に収容された状態で、キャップ520がケ ース510にセットされ、当該フィルタチップ300が パッケージ500内に封止される。

【0080】上記のような構造のフィルタ装置では、フィルタチップ300自体が前述したように通過周波数帯域外の周波数に対する高い抑圧効果(図12、図23参照)を有するので、フィルタチップ300とパッケージ500に設けられたグランド端子との間をワイヤで接続40することによりインダクタンスを稼がなくても、通過周波数帯域外の周波数に対する高い抑圧効果を得ることができる。

【0081】上記各例では共振器として圧電薄膜共振器が用いられている。しかし、これに限られず、例えば、複数の弾性表面波共振器を用いたバンドパスフィルタに対して本発明を適用することも可能である。この場合、フィルタチップは、例えば、図31に示すように構成される。

【0082】図31において、梯子型のフィルタにおけ 50 の構成例を示す回路図である。

る直列腕に弾性表面波共振器401、402、403及び404が配置され、その各並列腕に弾性表面波共振器411、412、413、414が配置される。各並列腕に配置された各弾性表面波共振器411、412、413、414の一方の櫛歯電極は直列腕の信号線路に接続され、他方の櫛歯電極は共通線部450と一体となっている。この共通線部45は、その形状が環状となり、各共振器401~404及び411~414を囲むように当該フィルタチップ内に薄膜パターンとして形成され10る。

16

【0083】上述した例では、全ての並列共振子が共通 線部に接続された構造、並列共振子が2つずつ共通線部 に接続された構造(図15、図16参照)について説明 したが、複数の並列共振子のうちの2以上の並列共振子 だけが共通線部に接続された構造(例えば、図15に示 す構造と図17に示す構造との組み合わせ)であっても よい。

【0084】なお、上記各例では、バンドパスフィルタ について説明したが、他の機能を有するフィルタ、例え 20 ば、ローパスフィルタやハイパスフィルタについても、上述した構造を適用することができる。

【0085】また、なお、上記各例においては、共通線部は、複数の並列共振子それぞれの下部電極部または上部電極部が接続されるものであったが、単一の並列共振子の下部電極部または上部電極部が接続される配線部が上記各例のように環状に形成されるものであってもよい。この場合、当該単一の並列共振子以外の並列共振子の下部電極または上部電極は、それぞれ独立に所定の配線部(パッド)に接続されるものであっても、上記のように共通線部に接続されるものであってもよい。更に、当該他の並列共振子それぞれの下部電極部または上部電極部もまた独立に環状の配線部に接続されるものであってもよい。

[0086]

【発明の効果】以上、説明したように、請求項1乃至18、21記載の本願発明によれば、共通線部を外部のグランド端子に接続することができ、その共通線部でのインダクタンス成分と、当該共通線部と外部のグランド端子とを接続する接続部材のインダクタンス成分とが重畳された状態でフィルタ動作がなされるようになる。これにより、比較的小さいインダクタンス成分の接続部材にて外部配線部との接続を行っても通過周波数帯域外の周波数に対する高い抑圧効果を得ることのできるフィルタチップを実現することができる。

【0087】また、請求項19及び20記載の本願発明 によれば、上記フィルタチップを備えたフィルタ装置を 実現することができる。

【図面の簡単な説明】

【図1】複数の共振器を梯子型に組み合わせたフィルタ の構成例を示す回路図である。

【図2】本発明の第一の実施の形態に係るフィルタチップの構成を示す平面図である。

【図3】本発明に係る第一の実施の形態に係るフィルタ チップの構成を示す断面図である。

【図4】図2及び図3に示すフィルタチップの製造工程 (その1)を示す図である。

【図5】図2及び図3に示すフィルタチップの製造工程 (その2)を示す図である。

【図6】図2及び図3に示すフィルタチップの製造工程 (その3)を示す図である。

【図7】図2及び図3に示すフィルタチップの製造工程 (その4)を示す図である。

【図8】図2及び図3に示すフィルタチップの製造工程 (その5)を示す図である。

【図9】図2及び図3に示すフィルタチップの製造工程 (その6)を示す図である。

【図10】図2及び図3に示すフィルタチップの製造工程(その7)を示す図である。

【図11】本発明の第二の実施の形態に係るフィルタチップの構成を示す平面図である。

【図12】図2及び図3に示す構造のフィルタチップの 特性と図11に示す構造のフィルタチップの特性を示す 図である。

【図13】バンドパスフィルタにインダクタンス素子が接続された回路構成例(その1)を示す図である。

【図14】図13に示す回路構成となるバンドパスフィルタの通過周波数特性のシミュレーション結果を示す図である。

【図15】 バンドパスフィルタにインダクタンス素子が接続された回路構成例 (その2) を示す図である。

【図16】図15に示す回路構成となるバンドパスフィルタの通過周波数特性のシミュレーション結果を示す図である。

【図17】バンドパスフィルタにインダクタンス素子が接続された回路構成例(その3)を示す図である。

【図18】図17に示す回路構成となるバンドバスフィルタの通過周波数特性のシミュレーション結果を示す図である。

【図19】共通線部とそれと一体となる各並列共振子の 下部電極部との関係(その1)を表す図である。

【図4】

国2及び図3に示すフィルタチップの製造工程(その1)を示す図



18 【図20】共通線部とそれと一体となる各並列共振子の 下部電極部との関係(その2)を表す図である。

【図21】共通線部とそれと一体となる各並列共振子の 下部電極部との関係(その3)を表す図である。

【図22】共通線部とそれと一体となる各並列共振了の 下部電極部との関係(その4)を表す図である。

【図23】図19乃至図22に示す構造の各フィルタチップの通過周波数特性を示す図である。

【図24】本発明の第三の実施の形態に係るフィルタチ 10 ップの構成を示す平面図である。

【図25】本発明の第三の実施の形態に係るフィルタチップの構成を示す断面図である。

【図26】本発明の第四の実施の形態に係るフィルタチップの構成を示す断面図である。

【図27】本発明の第四の実施の形態に係るフィルタチップの変形例を示す断面図である。

【図28】バンプが形成されたフィルタチップの構成例 を示す平面図である。

【図29】バンプが形成されたフィルタチップの構成例 20 を示す断面図である。

【図30】図28及び図29に示す構造のフィルタチップをパッケージに収容した際の構造例を示す断面図である。

【図31】複数の弾性表面波共振器を梯子型に組み合わせた構造のフィルタの構成例を示す平面図である。

【符号の説明】

11 入力電極部

12 出力電極部

13 下部電極部

0 14 上部電極部

15 共通線部

23 上部電極

25 周波数調整用のパターン部

31 圧電膜部

100 Si基板

101、102 空隙


103 隔壁

201~206 直列共振子(直列共振器)

211~216 並列共振子(並列共振器)

【図5】

団2及び閏3に示すフィルタチップの製造工程(その2)を示す団




【図1】

【図2】


被散の共振器を指子型に組み合わせたフィルタの構成例を示す回路団

本発明の第一の実施の影像に係るフィルタチップの構成を示す平面間



木発明の第一の実施の影像に係るフィルタデップの構成を示す報道図


【図6】




【図8】

因2及び図3に示すフィルタチップの製造工程(その5)を示す図

図2及び図3に示すフィルタチップの観査工程(その4)を示す図




【図7】



【図9】

【図10】

図2及び図3に示すフィルタチップの製造工程(その6)を示す間 図2及び図3に示すフィルタチップの製造工程(その7)を示す図





【図11】

【図12】

本発明の第二の実施の影像に係るフィルタチップの構成を示す平面質

別2及び国3に示す検査のフィルタチップの特性と 国11に示す検査のフィルタチップの特性を示す図





周波數[GHz]

【図13】

【図14】

パンドパスフィルタにインダクタンス集子が接続された 回路機成例(その1)を示す団






図13に示す回路構成となるパンドパスフィルタの 通過周波教特性のシミュレーション結果を示す図




【図15】

/ ヘドパスフィルタにインダクタンス素子が接続された 国路構成例(その2)を示す間




【図16】

図15に示す回路構成となるパンドパスフィルタの 通過周波教特性のシミュレーション結果を示す図




【図17】

パンドパスフィルタにインダクタンス素子が接続された 回路構成例(その3)を示す回



【図18】

図17に示す回路構成となるパンドパスフィルタの 通過周波教特性のシミュレーション結果を示す図





【図19】

【図20】

共通線排とそれと一体になる各並列失振子の下部電信部との関係(その1)を表す図 共通線排とそれと一体になる各並列失振子の下部電信部との関係(その2)を表す図









【図21】

【図22】

共運搬部とそれと一体になる各当男共振子の下部電転部との関係(その3)を表す間

共運動部とそれと一体になる各位列電腦の下部電腦部との関係(その4)を表す器







【図23】

図19万至図22に示す構造の各フィルタチップの透過與波散特性を表す図


【図24】






【図26】

本発明の第四の実施の影響に係るフィルタチップの構成を示す新面図






【図25】

【図27】

第三の突旋の影像に係るフィルタチップの構成を示す新面面

本発明の第四の実施の影響に係るフィルタチップの支部例を示す新国国




【図28】


【図29】

/ シブが形成されたフィルタチップの構成例を示す新面図

ノンブが形成されたフィルタチップの構成例を示す平面質




関28及び図28に示す構造のフィルタチップをパッケーウに収容した際の 構成例を示す新領図



【図31】

複数の弾性表面放共振器を接了型に組み合わせた構造の フィルタチップ構成例を示す平面図



フロントページの続き

(72) 発明者 木町 礼

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 西原 時弘

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 坂下 武

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72) 発明者 横山 剛

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72) 発明者 宮下 勉

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

Fターム(参考) 5J097 AA16 AA29 BB11 CC05 DD21

KK03 KK09 KK10 LL08